Peal Available Copi

OFFSET CANCELLING CIRCUIT FOR DIFFERENTIAL AMPLIFIER

Patent number:

JP58111415

Publication date:

1983-07-02

Inventor:

NAKAMURA SUNAO

Applicant:

FUJITSU KK

Classification:

- international:

H03F3/45

- european:

Application number:


JP19810207980 19811224

Priority number(s):

Report a data error here

Abstract of JP58111415

PURPOSE:To prevent the operating point from being fixed and the operating range from being narrowered, by feeding-back a DC output of an amplifier negatively to an input side and zeroing a DC offset automatically. CONSTITUTION:DC currents 11i, 12i being equal normally are applied to input terminal IN1, IN2 of a differential amplifier 1 via impedance ZA, ZB from a bias voltage VCT, and when ZA, ZB are equal with each other, potentials at base connecting points A, B, collector connecting points C, D, and output side connecting points E, F of transistors (TR) 1, 2 are equal and a DC offset is zero. While ZA>ZB, the base potential of the TR1 is lower than that of the TR2. This potential difference is amplified and applied to an offset detector 21 of a differential amplifier 2 as a DC offset voltage. As a result, the amplifier 2 feeds back the DC output negatively to the input side and the base potential of the TR1 is made higher than that of the TR2, allowing to zero the DC offset voltage automatically.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭58-111415

①Int. Cl.³ H 03 F 3/45 識別記号

庁内整理番号 6832-5 J ❸公開 昭和58年(1983)7月2日

発明の数 1 審査請求 未請求

(全 5 頁)

6)差動増幅器のオフセツトキヤンセル回路

0)特

質 昭56—207980

@出

願 昭56(1981)12月24日

の発 明 者 中村直

川崎市中原区上小田中1015番地 富士通株式会社内

⑪出 願 人 富士通株式会社

川崎市中原区上小田中1015番地

04代 理 人 弁理士 青木朗

外3名

7 'A

網 網 4

1 発明の名称

滋動増幅器のオフセットキャンセル国路

2. 特許請求の範囲

差助増報器の差別出力を入力とし、飲意助増報器の入力信号消波数より十分低い周波数特性を有し該差別出力に含まれる直成成分を増報し誤差信号として出力する増報器と飲料差信号に応じて該差別増幅器のそれぞれの入力等に加えるパイプス電流を変化するパイプス電流派より成ることを特徴とする差別増報器のオフセットキャンセル回路。 3. 発明の幹額な説明

(1) 発明の技術分野

本発明は直流オフセットキャンセル回路、特に 差動増編器からの出力信号の直流オフセットを自 動的にキャンセルナる回路に関する。

(2) 技術の背景

磁気ディスタ用のヘッドとして、磁界の変化に よりインピーダンスが変化する性質を有するマグ ネットレジスティブ第子が高感度の磁気電気変換 が可能であるため、広く利用され始めている。と のようなマグネットレジスティブ業子に一定のパイアス域流を施して信号の動作点を定め、収り出 した信号を整動増幅器により増幅して次段の回路 に接続している。

(3) 従来技術と問題点

第1図は一般的な無動増幅器を示し、入力信号はIN1, IN2より入り増幅されてOUT1, OUT2に出力される。VCCは正電派、VEEは会電源を示し、B1, B2は入力終端抵抗を示す。 整動増幅器の増幅段は、トランジスタ Q1, Q2、抵抗 B5, B4、電流源 I1、増幅器 B により排成される。

この様な、従来の絶動増幅器は内部的要因と外部的要因によりオフセットを生じ動作点を変動させることがあった。即ち熱動対を構成する2つのトランジスタQ₁, Q₂の特性上の相乗あるいは入力増子IN₁, IN₂ に接続された信号派の変化、例えば上記のマグネットレジスティブ罩子M R を構成する2つのインビーダンスのアンバランスが

主な要因となり、第2図に示す無動増幅器の入力 電圧 V_{IM} と出力電圧 V_{OUT} の静特性曲線上におい て、無個号時に上述した要因により入力囃子 IN₁, IN₂に直流的な差動電圧 ΔV₁ が加わっていると、 オフセット電圧 ΔV₆ が発生し動作点が本来の 0 点から偏位して P 点に移動することになる。 この 結果、静特性曲線上の線形部分 A B 内に信号が収 まらなくなり、入力信号 8₁ に対して出力信号 8₆ は否んだ波形となって破線で示す部分だけ忠実に 将現されなくなる。 すなわちダイナミックレンジ が映くなってしまり。

とのように従来技術においては、直流分オフセットにより動作点が変動して入力偏号に対して出力信号が忠実に再現されず動作範囲が狭くなるという問題点があった。

(4) 発明の目的

本発明の目的は、差動増級器の直流出力を入力 側へ負滑速させて直流オフセットを自動的にOに することにより、動作点を固定し動作範囲の狭少 を集ますることにある。

『から構成されている。

第1無動増幅器1の入力端子IN1,IN2にはマ ダネットレシスティブ素子MB(以下MBとする) が経験されている。

上配M B はインピーダンス Z A、 Z B を有し、図示する様にセンタータップに電圧 V C T が印加され、電流源 2 2 によりそれぞれ I 11, I 21 のパイアス電流が供給される。抵抗 B 1, B 2 は増幅器パイアスのためのもので存在しなくてもよいが、その値は Z A Z B に比べ十分大きいものとする。 M B と砂束 タ 1 が図のような方向で顔交すると Z A は増加し、 Z B は減少しその差に比例した交流信号電圧 ム V B が トランジスタ T T 1, T T 2 のペースに加わる。トランジスタ T T 1, T T 2 は差動対を構成し、抵抗 B 3, B 4 の接続点 C , D から上配信号電圧 ム V B 化 以 し た電圧を増幅して取り出し、増幅器 A M P へ供給する。

第2 無動増幅器 2 は第1 強動増幅器 1 の出力側 接続点 E。 P に接続され直流分 VEG、VEP の 色を 増傷して取り出すオフセット検出 回路 2 1 と、該

(5) 発明の構成

本発明によれば建動増幅器の差動出力を入力とし、該建動増帰器の入力信号高波数より十分低い 周波数特性を有し該差動出力に含まれる面流成分 を増幅し誤差信号として出力する増幅器と該誤差 信号に応じて該差動増幅器のそれぞれの入力温に 加えるパイアス電流を変化するパイアス電流派よ り成ることを特徴とする差動増幅器のオフセット キャンセル回路が提供される。

(6) 発明の実施例

以下、本発明を実施例により添付図面を希照して説明する。

第3因は本発明による整動増幅器のオフセットキャンセル回路の構成図である。本発明回路は入力増于 IN₁, IN₂から入力したマダネットレジスティブ素子 MR からの各付号の発を増幅して出力増于 OUT₁, OUT₂ から取り出す第1 差前増幅器 1 と、該出力増于OUT₁, OUT₂ の出力のうち此場 波分のみを増幅して上記入力増于 IN₁, IN₂に食 帰還させる帰還作用を有する第2 差勤増幅器 2 と

検出回路21から入力されたオフセット分により Tr7、Trgのコレクタ電流変化させ接続点点。 BからMR業子インピーダンス Zaを流れるパイアス電流を変化させるパイアス電流隊 2 2 から構成されている。

オフセット検出回路21は電圧減Veeと電流減I2、トランジスタTr3, Tr5 及びTr4, Tr4 を有している。抵抗R5i R4は第1の登動増幅器1の負荷として接続される第2の整動増幅器2の影響を少なくする目的で挿入されており、またコンデンサCは抵抗B4, R9と共にローパスフィルタを構成し接続点B, アから流入した信号の交流分を除去するために接続されている。

パイアス電流派 2 2 を構成するトランジスタ Tr_7 , Tr_8 のペースには負電派 V_{EE} により抵抗 R_7 , R_{10} 、 ダイオード D を介して一定の電流が供給されてかり、抵抗 R_8 , R_9 はオフセット後出離 2 1 から供給された直流電流を電圧に変換してトランジスタ T_{F7} , T_{F8} のエミッタに印加するようになっている。上記 T_{F7} , Tr_8 は 此述したように

Rg, Rg/K現れた電圧変化に比例してコレクタ電流を変化させる。すなわ ZA, ZBへの直流パイアス電流を変化る動きがある。

上配のように構成された本発明回路の動作は次 の通りである。

ど1の場合出力オフセットはAMPの前段のオフセットにより決定されるので接続点CDから負揮 選させてもよい。

(7) 発明の効果

上記の通り本発明によれば、差動増幅器の直流 出力を入力側へ負帰機させて入力端のパイプス電 流を変化させ直流オフセットを自動的にOにする ことにより、ダイナミックレンジの狭少を除去す るととができる。

4. 図面の簡単な説明

第1図は従来の無動増幅器第2図は従来技術の 入出力特性図、第3図は本発明による差勤増幅器 のオフセットキャンセル回路を示す構成図である。 1…第1差動増幅器、2…第2差動増幅器、 21…直流オフセット検出回路、22…パイプス 電流源。 $T_{r\theta}$ のエミッタの電位は T_{r7} のエミッタ電位に対して高くなるのでとの結果 $T_{r\theta}$ のコレクタ電視は T_{r7} のそれより小さくなり、 T_{r1} のベース電位を T_{r2} のベース電位に比べ高くする様に動く。 すなわち出力オフセット電圧を0 とする様に入力の T_{11} , T_{21} の電流が自動的に変化する。

またMBの2_A=2_Bである場合でも、I₁₁,
I₂₁がアンパランスであったり、トランジスタ
Tr₁, Tr₂がアンパランスであったり、R_B, R_Aか
アンパランスである様な場合、前紀と同様出力に
直流オフセット電圧が発生する。この場合でも、
密動増幅器 2 が動き、出力オフセット電圧を 0 と
する様に I₁₁, I₂₁ の電流が自動的に変化する。

尚、増報器をモノリシックICで構成する場合、 オフセット検出器 2 1 のトランジスチ Tr₃, Tr₄と して周波散特性の低いラテラルPNPトランジス チを用いることによりコンデンサ Cは設けなくて すむ。

また第2図の実施例では増幅器 AMPの出力側から負帰還させているが、AMPの利得がほとん



